VLSI测试与可测性设计：理论与实践指南

在"可测性分析-国科大-模式识别-2018期末试题"中，主要探讨了VLSI（Very Large Scale Integration，大规模集成电路）设计中的关键概念——可测性。可测性是衡量电路设计的重要特性，它涉及到电路中元器件的控制和观察难度，对于降低测试成本和故障诊断至关重要。黄金斯坦在1979年提出可测性度量，并进一步定义了可控性和可观性这两个概念。可控性衡量的是将电路节点设置为预定逻辑值的难易程度，而可观性则是指观察节点状态是否反映在外部输出中的难易程度。 Goldstein在1980年提出的SCOAP（Standard Cell Only Analysis and Placement）可测性度量更为广泛，它通过六个参数来描述电路节点的特性，包括组合逻辑下的0/1可控性（CC0/CC1）、时序逻辑下的0/1可控性（SC0/SC1），以及组合和时序可观性（CO/SO）。这六个参数提供了一个量化评估电路可测性的框架。 章节5.2.1着重介绍了可控性值的估计，定义了节点N的组合逻辑值0/1可控性（CC0(N)/CC1(N)）的概念，即设定节点值所需的最少确定逻辑赋值次数。这意味着设计师需要考虑如何最小化对电路的干预，以实现精确的控制。 此外，该课题还涵盖了VLSI测试方法学和可测性设计的实践应用，如电路测试、分析的基本理论，数字电路的描述和模拟，组合电路和时序电路的测试生成方法，专用可测性设计技术，如扫描和边界扫描、IDDQ测试（注入差分到漏极电流测试）、随机和伪随机测试等。书中还讨论了测试生成电路结构、与M序列相关的测试生成方法，以及内建自测试（Built-in Self-Test, BIST）和数据压缩结构在可测性设计中的应用。 《VLSI测试方法学和可测性设计》这本书由雷绍充、邵志标和梁峰共同编写，它不仅是集成电路设计、制造、测试和应用专业人员的参考书籍，也适合高校高年级学生和研究生学习，深入理解VLSI技术。书中强调了理论与实践的结合，旨在帮助读者掌握VLSI电路设计的深层次技巧，为实际工作提供坚实的基础。同时，版权信息和购买指南也值得注意，以确保学术诚信和版权权益。