Tessent DFT学习：功能与应用详解

Tessent DFT（Test and Stimulus Environment for System-on-Chip）是针对系统级芯片设计的测试技术，其核心功能包括逻辑测试硬件结构的插入、扫描分析、自动测试编程向量（ATPG）生成、故障诊断与产量分析，以及测试环境的配置管理。以下是对这些关键知识点的详细阐述： 1. **Instrument Insertion**： Tessent DFT支持嵌入式确定性测试（Embedded Deterministic Testing, EDT）、片上时钟控制器（On-Chip Clock, OCC）、逻辑和内存BIST（ Built-In Self-Test）、系统内测试（In-System Test）以及边界扫描等硬件结构的插入。这些工具允许设计师在设计阶段集成测试功能，以便于早期发现和修复错误。 2. **Scan Analysis and Insertion**： 扫描分析是检测电路中潜在故障的一种方法，通过插入扫描链来读取和分析信号。在Tessent DFT中，这一过程至关重要，因为它能帮助定位和隔离硬件缺陷。 3. **ATPG Generation and Fault Simulation**： ATPG是自动测试编程向量生成器，它根据设计规范自动生成测试序列，以验证电路的正确性。通过故障仿真功能，Tessent DFT能够预测并模拟各种故障情况，从而评估设计的健壮性和可靠性。 4. **Defect Diagnosis and Yield Analysis**： 故障诊断与产量分析是Tessent DFT的重要组成部分，它能对测试结果进行深入分析，找出导致故障的原因，进而优化设计和生产流程，提高芯片的良品率。 5. **Context and System Mode**： 背景或环境（Context）是Tessent DFT工作的一个大范畴，它包含了多个系统模式，如setup模式，这些模式指示工具执行特定任务的状态。通过设置适当的Context和System Mode，用户可以控制测试的范围和复杂度。 6. **Instrument Connectivity Language (ICL)**： ICL是一种描述测试工具中元件及其连接关系的语言，用于构建和管理JTAG（Joint Test Action Group）测试网络，确保测试信号的有效传输和处理。 7. **DFT Architecture Guidelines for Hierarchical Designs**： 对于层次化设计，Tessent DFT提供了指导原则，帮助开发者设计出可重复利用的测试架构，特别是在核心级ATPG向量能在芯片级应用的情境下，如多核处理器或GPU的设计。 8. **Pattern Retargeting**： 这是一种高级功能，允许在核心级别生成的ATPG向量在芯片级别进行复用。这对于包含重复核心的复杂芯片特别有用，如多核CPU和GPU，能够显著减少测试资源的开销。 9. **Wrapped Cores and Wrapper Cells**： 在层次化的DFT中，为保持核心的封装隔离并支持pattern retargeting，需要对物理模块进行封装（wrapping），这有助于隔离核心内部逻辑，确保测试的精确性。 10. **Internal Mode and External Mode**： Internal Mode关注核心内部的故障检测，而External Mode则关注包裹核心（wrapping core）之间的连接路径。这两种模式分别对应不同的测试覆盖，确保了故障检测的全面性。 11. **On-Chip Clock Controller**： 在pattern retargeting到芯片级别时，由于wrapped core的存在，需要在核心内部插入OCC（On-Chip Clock Controller），这有助于在外部模式测试时监控和控制时钟信号的正确性。 Tessent DFT是一个强大的工具集，涵盖了从测试硬件配置、故障检测到高级测试策略的方方面面，对于系统级芯片的设计和验证过程起着至关重要的作用。理解并熟练运用这些概念和技术，可以帮助设计人员高效地实现高质量的芯片设计。