生成以下代码的testbench:module sawtooth ( input clk, output reg [11:0] out);reg [11:0] counter;always @(posedge clk)begin if (counter < 4095) counter <= counter + 1; else counter <= 0; out <= counter;endendmodule

下面是一个简单的 testbench，用于测试锯齿波模块的功能：

module sawtooth_tb;

reg clk;
wire [11:0] out;

sawtooth dut (
    .clk(clk),
    .out(out)
);

initial begin
    clk = 0;
    forever #10 clk = ~clk; // 50 MHz 的时钟信号
end

initial begin
    $dumpfile("sawtooth.vcd");
    $dumpvars(0, sawtooth_tb);

    #100; // 等待 1us
    $finish;
end

endmodule

在这个 testbench 中，我们使用一个 50 MHz 的时钟信号 `clk`，并将其连接到锯齿波模块的输入端口。输出信号 `out` 则连接到一个内部的 wire 上。

在 initial 块中，我们使用了一个 forever 循环来生成 50 MHz 的时钟信号。同时，我们使用了 $dumpfile 和 $dumpvars 函数来生成一个波形文件，方便查看仿真结果。

在最后的 initial 块中，我们等待 1us 后结束仿真。

你可以根据需要更改 testbench 中的参数，例如时钟频率、仿真时间等。