reg [10:0]Count_H; always @ ( posedge CLK or negedge RSTn ) if( !RSTn ) Count_H <= 11'd0; else if( Count_H == 11'd800 ) Count_H <= 11'd0; else Count_H <= Count_H + 1'b1; reg [10:0]Count_V; always @ ( posedge CLK or negedge RSTn ) if( !RSTn ) Count_V <= 11'd0; else if( Count_V == 11'd525 ) Count_V <= 11'd0; else if( Count_H == 11'd800 ) Count_V <= Count_V + 1'b1;思考： 1、这段代码对应哪个显示模式？ 2、各个变量的含义是什么？

时间: 2024-03-04 11:53:25 浏览: 164

Verilog奇数偶数分频详细讲解

### Verilog奇数偶数分频详细讲解 #### 前言在数字电路设计领域，频率分割（分频）是一种常见的技术手段，用于产生不同频率的时钟信号。Verilog作为一种广泛使用的硬件描述语言，提供了强大的工具来实现各种复杂的数字逻辑设计。本文将详细介绍如何利用Verilog编写代码实现奇数分频与偶数分频，并特别关注如何实现占空比为50%的奇数分频方法。 #### 计数器型偶数分频器在Verilog中，通过使用计数器可以很方便地实现偶数分频。具体来说，我们可以定义一个计数器，每当输入时钟上升沿到来时，计数器加1，当计数器达到某个预设值时，输出时钟翻转状态。这种方式适用于任何偶数分频的情况。 **代码分析**： ```verilog module Divide_Frequency_module(input CLK_In, input RSTn, output CLK_Out); parameter DIV_N = N; reg [DIV_N:0] count; reg clk_N; always @(posedge CLK_In or negedge RSTn) begin if (!RSTn) begin count <= 1'b0; clk_N <= 1'b0; end else if (count == DIV_N / 2 - 1'b1) begin count <= 1'b0; clk_N <= ~clk_N; end else count <= count + 1'b1; end assign CLK_Out = clk_N; endmodule ``` **关键点解释**： - `parameter DIV_N = N;`：定义了一个可配置参数`DIV_N`，代表分频系数。 - `reg [DIV_N:0] count;`：定义了一个宽度为`DIV_N+1`位的计数器。 - `always @(posedge CLK_In or negedge RSTn)`：敏感列表包括输入时钟的上升沿和复位信号的下降沿。 - `if (!RSTn)`：当系统复位时，计数器和输出时钟清零。 - `if (count == DIV_N / 2 - 1'b1)`：当计数器到达一半时，输出时钟翻转。 - `assign CLK_Out = clk_N;`：将内部寄存器`clk_N`赋值给外部输出端口`CLK_Out`。 #### 计数器型奇数分频器对于奇数分频，可以通过两个计数器来实现。一个计数器用于检测输入时钟的上升沿，另一个计数器用于检测输入时钟的下降沿。当计数器达到一半时，输出时钟信号翻转状态。 **代码分析**： ```verilog module Divide_Frequency_module(input CLK_In, input RSTn, output CLK_Out); parameter DIV_N = N; reg [DIV_N:0] count_p, count_n; reg clk_N_p, clk_N_n; always @(posedge CLK_In or negedge RSTn) begin if (!RSTn) begin count_p <= 1'b0; end else if (count_p == DIV_N - 1'b1) begin count_p <= 1'b0; end else count_p <= count_p + 1'b1; end always @(negedge CLK_In or negedge RSTn) begin if (!RSTn) begin count_n <= 1'b0; end else if (count_n == DIV_N - 1'b1) begin count_n <= 1'b0; end else count_n <= count_n + 1'b1; end always @(posedge CLK_In or negedge RSTn) begin if (!RSTn) begin clk_N_p <= 1'b0; end else if (count_p <= DIV_N / 2) begin clk_N_p <= 1'b1; end else clk_N_p <= 1'b0; end always @(negedge CLK_In or negedge RSTn) begin if (!RSTn) begin clk_N_n <= 1'b0; end else if (count_n <= DIV_N / 2) begin clk_N_n <= 1'b1; end else clk_N_n <= 1'b0; end assign CLK_Out = (clk_N_p & clk_N_n) ? 1'b1 : 1'b0; endmodule ``` **关键点解释**： - `reg [DIV_N:0] count_p, count_n;`：分别定义了两个计数器`count_p`和`count_n`，用于上升沿和下降沿计数。 - `always @(posedge CLK_In or negedge RSTn)` 和 `always @(negedge CLK_In or negedge RSTn)`：分别对输入时钟的上升沿和下降沿进行计数。 - `if (count_p <= DIV_N / 2)` 和 `if (count_n <= DIV_N / 2)`：当计数器达到一半时，对应的输出时钟信号置1或置0。 - `assign CLK_Out = (clk_N_p & clk_N_n) ? 1'b1 : 1'b0;`：只有当两个计数器同时达到一半时，输出时钟才为高电平。 #### 可调整相位关系的偶数时钟分频器有时候我们需要对时钟信号进行多个不同的分频，同时还需要调整这些分频信号之间的相位关系。例如，可以通过定义多个计数器，实现不同频率的输出时钟信号。 **代码分析**： ```verilog module phase_adjust_divider(input clk, input rst, output reg clk_100k, output reg clk_50k, output reg clk_25k); reg [2:0] cnt; always @(posedge clk or negedge rst) begin if (!rst) begin cnt <= 3'b000; end else begin cnt <= cnt + 1; end end assign clk_100k = ~cnt[0]; assign clk_50k = ~cnt[1]; assign clk_25k = ~cnt[2]; endmodule ``` **关键点解释**： - `reg [2:0] cnt;`：定义了一个3位的计数器`cnt`。 - `always @(posedge clk or negedge rst)`：当输入时钟上升沿或复位信号下降沿时，计数器加1。 - `assign clk_100k = ~cnt[0];`、`assign clk_50k = ~cnt[1];`、`assign clk_25k = ~cnt[2];`：分别实现了2分频、4分频和8分频，并通过取反操作调整相位关系。 #### Case结构的奇数分频器对于特定的奇数分频，还可以使用`case`语句来实现。下面是一个三分频的例子。 **代码分析**： ```verilog module clk_3div(input clkin, output reg clkout); reg [1:0] step; always @(posedge clkin) begin case(step) 2'b00: step <= 2'b01; 2'b01: step <= 2'b10; 2'b10: step <= 2'b00; endcase clkout = step == 2'b00 ? 1'b1 : 1'b0; end endmodule ``` **关键点解释**： - `reg [1:0] step;`：定义了一个2位的状态机。 - `always @(posedge clkin)`：当输入时钟上升沿到来时，根据当前状态改变状态。 - `case(step)`：使用`case`语句实现状态转移逻辑。 - `clkout = step == 2'b00 ? 1'b1 : 1'b0;`：根据当前状态决定输出时钟信号的状态。 ### 总结通过以上分析可以看出，在Verilog中实现奇数分频和偶数分频都有多种方式。选择合适的方法取决于具体的设计需求，如资源占用、功耗、速度等。无论是简单的计数器型分频还是更复杂的相位调整，Verilog都提供了丰富的工具和灵活的语法来满足各种应用场景的需求。

1. 这段代码对应的是行场模式，其中 Count_H 和 Count_V 分别代表水平和垂直方向的计数器。 2. 变量 Count_H 和 Count_V 都是 reg 类型的寄存器，宽度为 11 位。其中 Count_H 用于计数水平方向的像素点个数，Count_V 用于计数垂直方向的像素点个数。在 always 块中，当 RSTn 为低电平时，将 Count_H 和 Count_V 全部清零。当 Count_H 的值等于 800 时，将 Count_H 重新赋值为 0；当 Count_V 的值等于 525 时，将 Count_V 重新赋值为 0；当 Count_H 的值等于 800 时，将 Count_V 加 1，即完成了一帧场的扫描。

阅读全文

相关推荐

RTL_Coding_Style

Verilog新写法及其疑问

always@(posedge CLK_48MHz or negedge RSTN) begin if(!RSTN)begin CLK_12 <= 0; cnt_12 <= 0; end else begin if(cnt_12 == 1)begin CLK_12 <= !CLK_12; cnt_12 <= 0; end else begin cnt_12 <= cnt_12+1; end end end

Verilog_HDL的故事_之_刺激和激励过程

Verilog基础：顺序操作建模实例解析

异步电路设计：基本单元详解与解决方案

TimeQuest时序分析：供源时钟与endat2.2协议

用Verilog写一个状态机，有四个输入：时钟信号clk，复位信号rstn，信号a，8位的数据data；在信号a的上升沿到来时采集一个8位数据data

请根据故障逻辑状态与上下两部分代码用verilog语言写出锁存状态 W_data，R_data， FM_adr，OPAlen，OPA_EN，OPA_ED的读取代码：

使用verilog编程，数字显示的数字时钟设计：根据FPGA实验板功能，设计数码管显示的数字时钟，开机显示0；，具备控制功能按键有3个：清零、暂停、开始计时。

vivado实现八个拨码开关和八盏灯，设计一个串行数据检测电路，当连续出现4个及4个以上1时，检测输出信号为1，其余情况下的输出信号为0

最新推荐

Verilog中的有符号计算之认知补码

2000-2021年中国科技统计年鉴（分省年度）面板数据集-最新更新.zip

高清艺术文字图标资源，PNG和ICO格式免费下载

管理建模和仿真的文件

DMA技术：绕过CPU实现高效数据传输

SGM8701电压比较器如何在低功耗电池供电系统中实现高效率运作？

mui框架HTML5应用界面组件使用示例教程

"互动学习：行动中的多样性与论文攻读经历"

【数据传输高速公路】：总线系统的深度解析

如何结合PID算法调整PWM信号来优化电机速度控制？请提供实现这一过程的步骤和代码示例。