verilog实现8个流水灯

以下是一个简单的 Verilog 代码，可以实现8个LED的流水灯效果：

module led_flow(
    input clk,
    output reg [7:0] led
);

reg [7:0] shift_reg;

always @(posedge clk) begin
    shift_reg <= {shift_reg[6:0], shift_reg[7]};
end

assign led = shift_reg;

endmodule

该代码定义了一个模块 `led_flow`，它有一个输入时钟 `clk` 和一个输出 `led`，`led` 是一个8位的二进制数，用于控制8个LED的亮灭。该模块使用一个寄存器 `shift_reg` 来存储LED的状态，每个时钟上升沿，寄存器中的值都会向左移动一个位置，并将最高位的值移动到最低位。这样，通过改变 `shift_reg` 的值，就可以实现流水灯效果。

在主模块中实例化8个 `led_flow` 模块，并将它们的时钟信号和LED输出信号连接到顶层模块的输入和输出端口上，即可实现8个流水灯效果。例如：

module top(
    input clk,
    output reg [7:0] led
);

wire [7:0] led1, led2, led3, led4, led5, led6, led7, led8;

led_flow u1(clk, led1);
led_flow u2(clk, led2);
led_flow u3(clk, led3);
led_flow u4(clk, led4);
led_flow u5(clk, led5);
led_flow u6(clk, led6);
led_flow u7(clk, led7);
led_flow u8(clk, led8);

assign led = {led8, led7, led6, led5, led4, led3, led2, led1};

endmodule

在这个例子中，我们将8个 `led_flow` 模块实例化为 `u1` 到 `u8`，然后将它们的输出连接到一个8位的 `led` 信号上。通过改变时钟信号的频率，就可以改变流水灯的速度。