module gpr(a,b,clock,reg_write,num_write,rs,rt,data_write); output [31:0] a; output [31:0] b; input clock; input reg_write; input [4:0] rs; //读寄存器1 input [4:0] rt; //读寄存器2 input [4:0] num_write; //写寄存器 input [31:0] data_write; //写数据 reg [31:0] gp_registers[31:0]; //32个寄存器补全

) {
cout << "书名：" << book->getName() << " 作者：" << book->getAuthor() << " 出版社：" << book->getPublisher() << " 是否借出：" << (book->isBorrowed() ? "是" : "这是一个 Verilog HDL 的代码片段，实现了一个通用寄存器模块。其中，a 和 b否") << endl;
}
}
} else if (choice == 4) { // 查询读者
cout 是输出寄存器的值，clock 是时钟信号，reg_write 是写使能信号，rs 和 rt 是读 << "请选择查询方式：" << endl;
cout << "1. 按姓名查询" << endl;
cout << "2. 按学号或身份证号查询" << endl;

int sub_choice;
cin >> sub_choice;
if (sub寄存器的编号，num_write 是写寄存器的编号，data_write 是写入寄存器的数据。gp_registers 是一个包含 32 个 32 位寄存器的寄存器文件。

该模块可以用于 CPU 中_choice == 1) {
string reader_name;
cout << "请输入读者姓名：";
cin >> reader_name;

vector<Reader*> readers = library.searchReaderByName(reader_name);
if (readers.size() == 0) {
cout <<的寄存器堆实现，可以完成寄存器的读写操作。在时钟上升沿时，如果 reg_write "未找到该读者！" << endl;
continue;
}
for (auto reader : readers) {
cout 信号为高电平，则会将 data_write 写入到编号为 num_write 的寄存器中；如果 reg_write 信号为低电平，则不会进行写操作，寄存器的值不会改变。在任意时间，可以 << "姓名：" << reader->getName() << " 学号或身份证号：" << reader->getID() << " 借阅的书籍：";
for (auto book : reader->getBorrowedBooks()) {
cout << book->getName() << "通过 rs 和 rt 信号读取对应编号的寄存器的值，对应的值会输出到 a 和 b 信号中。