4.设计二位二进制加法器：被加数（2位）+加数（2位）=和（2位），进位（1位）。要求列出真值表，写出逻辑表达式，化简得到最简表达式，画出电路图。

设计一个四位二进制加法器（因为2位加法可能会产生进位，所以我们需要额外一位来存储进位），可以分为以下几个步骤：

1. **真值表**：
首先，我们需要列出所有输入和预期输出的组合（即每一位的0和1组合），并计算它们对应的和与进位结果。例如，对于四个二进制位（A1A0, B1B0, C_in, Sum_out, Carry_out），有16种可能的情况：

   A1 A0 | B1 B0 | C_in | Sum_out | Carry_out
   0  0  | 0  0  | 0    | 0       | 0
   ...  ...| ...  ...| ...  | ...     | ...
   1  1  | 1  1  | 1    | 10      | 1

其中，“Sum_out”表示两数相加的结果，而“Carry_out”表示是否有进位。

2. **逻辑表达式**：
使用逻辑运算符如AND（&）、OR（|）、NOT (~)、XOR (^)来构建加法器。例如，最基础的是异或门用于求和（Sum_out），与非门用于检查进位条件（Carry_out）：
- Sum_out = A1 & B1 | (A0 & B0)
- Carry_out = A1 ^ B1 ^ C_in

3. **化简表达式**：
根据布尔代数规则，可能需要进一步简化异或门的表达式。这个过程通常涉及分配律、结合律以及消除多余的异或操作。这里直接给出化简后的表达式不需要详细步骤。

4. **电路图**：
实现逻辑电路通常会使用TTL或CMOS门，包括全加器（Full Adder）单元。对于这个问题，你可以组合两个全加器模块来分别处理A1A0和B1B0的加法，然后通过控制信号连接进位线。最终的电路图将展示每个门的连接方式，输入和输出端口，以及如何形成总和和进位线路。