现有2Kx4位的SRAM芯片若干，构成一目标存储器，该目标存储器地址线为15位，数据线为16位。回答以下问题： ①该目标存储器容量多大？ ② 需用多少片2K×4位的SRAM芯片构成？采用什么扩展方式？ ③试画出该存储器的逻辑框图。

① 该目标存储器容量为 2^15 × 16 bit = 32K × 16 bit = 512K bit。

② 需要 256 片 2K×4位的SRAM芯片。可以采用字线复用和位线复用的方式进行扩展。

字线复用：将256个2K×4位的SRAM芯片的地址线的高8位共用，低7位分别接到不同的SRAM芯片上，数据线分别接到不同的SRAM芯片上，这样就可以构成一个32K×16位的存储器。

位线复用：将256个2K×4位的SRAM芯片的地址线的低7位共用，高8位分别接到不同的SRAM芯片上，数据线分别接到不同的SRAM芯片上，这样也可以构成一个32K×16位的存储器。

③ 存储器的逻辑框图如下所示：

        +---------------------+
        |                     |
A14-A0  |       Address       |  A14-A0
        |                     |
D15-D0  |        Data         |  D15-D0
        |                     |
        +---------------------+
             256 x 2Kx4 SRAM

相关问题

已知某计算机字长8位，现采用半导体存储器作主存，其地址线为16位，若使用1KX4的SRAM芯片

可以使用1Kx4的SRAM芯片来实现主存储器。其中，1K表示存储器的容量为1K字节，即1024字节；4表示每个存储单元的宽度为4位。

由于计算机字长为8位，每个字节需要占用8位，所以需要2个SRAM芯片来存储一个字节。因此，主存储器的总容量为1024字节/2 = 512字节。

地址线为16位，可以表示2^16个不同的地址，即64K个地址。因此，主存储器的地址空间为64K字节。

总结起来，可以使用2个1Kx4的SRAM芯片来实现一个容量为512字节，地址空间为64K字节的主存储器。每个SRAM芯片的输入/输出引脚接入地址线和数据线，以实现数据的读写操作。

有一个1024Kx32 位的存储器，由 128Kx8 位的 DRAM 芯片构成。问: 5.要求用 256Kx16 位SRAM 芯片设计1024Kx32位的存储器。SRAM 芯片有两个控制端:当CS有 免其缺点，从灵谢效时，该片选中。当W/R=1时执行读操作，当W/R=0时执行写操作。

为了设计1024Kx32位的存储器，需要使用4个256Kx16位的SRAM芯片，其中两个用于存储低16位数据，另外两个用于存储高16位数据。具体设计方案如下：

1. 将地址线分为两部分，前10位用于选择行地址，后5位用于选择列地址（32位数据需要两个16位的列地址）。

2. 将低16位数据和高16位数据分别存储在两个256Kx16位的SRAM芯片中。每个SRAM芯片能够存储256Kx16位=4M位的数据，因此可以存储512Kx16位的数据，正好满足存储低16位和高16位数据的需求。

3. 在读取数据时，先通过地址线选择行地址和列地址，使对应的SRAM芯片被选中。接着将W/R设置为1，执行读操作，读取对应的16位数据。由于需要读取两次，因此需要将读取的低16位数据和高16位数据组合起来，形成32位的数据。

4. 在写入数据时，同样需要通过地址线选择行地址和列地址，使对应的SRAM芯片被选中。接着将W/R设置为0，执行写操作，将32位数据分为低16位和高16位写入对应的SRAM芯片中。

需要注意的是，由于使用的是SRAM芯片，它们的速度比DRAM芯片快，因此需要考虑如何保证存储器的整体速度以及数据的一致性。可以采用流水线等技术来提高速度，同时需要加上适当的同步电路来保证数据的一致性。