移位寄存器verilog

移位寄存器（Shift Register）是一种能够将输入数位进行移位操作的电路，在电子数码电路中有着广泛的应用。下面是一段基于Verilog的移位寄存器代码。

module shift_register(
input [7:0] data_in, // 输入数据位，8位二进制数
input clk, // 输入时钟信号
input rst, // 复位信号，置1清空寄存器
input [2:0] shift_dir,// 移位方向，0为右移，1为左移
output reg [7:0] q // 输出数据位，8位二进制数
);

reg [7:0] shift_reg; // 寄存器，8位宽度

always @(posedge clk, posedge rst) begin
if(rst) begin // 复位信号置1时清空寄存器
shift_reg <= 8'b00000000;
end
else begin
case(shift_dir)
3'b000: shift_reg <= {data_in, shift_reg[7:1]}; // 向右移位
3'b001: shift_reg <= {shift_reg[6:0], data_in}; // 向左移位
default: shift_reg <= 8'b00000000; // 非法输入，清空寄存器
endcase
end
end

assign q = shift_reg; // 输出寄存器的值
endmodule

该移位寄存器包括四个输入：输入数据位、时钟信号、复位信号和移位方向。输出为8位的数据位。在时钟信号下，若复位信号为1，则清空寄存器；否则根据移位方向进行移位操作。向右移位时，在输入数据位的右边加入一个0；向左移位时，在输入数据位的左边加入一个0。如果移位方向非法，则自动清空寄存器。最后，将寄存器的值赋给输出数据位。