移位寄存器 verilog

移位寄存器（Shift Register）是一种时序电路，可以将数据按照一定的规则进行移位操作。在Verilog中，可以通过以下代码实现一个4位移位寄存器：

module shift_register(
input clk, // 时钟输入
input [3:0] data_in, // 数据输入
input shift_en, // 移位使能信号
output reg [3:0] data_out // 数据输出
);
always @(posedge clk) begin
if(shift_en) begin
data_out <= {data_out[2:0], data_in}; // 右移一位，并将输入数据放到最左边
end
end
endmodule

其中，data_out表示移位寄存器当前的值，shift_en为使能信号，当它为1时，移位寄存器开始工作，执行一次右移操作，并将data_in放在最左边。