中断优先级寄存器IPR

中断优先级寄存器（Interrupt Priority Register，IPR）是一种用于控制中断优先级的硬件寄存器。在一些微控制器或者CPU中，中断服务程序（ISR）被赋予了不同的优先级，使得处理器能够在多个中断同时发生时决定哪一个中断应该被优先处理。

IPR寄存器通常是一个二进制数值，其中每一位代表了一个中断的优先级。当多个中断同时发生时，处理器会根据IPR寄存器中各位的状态决定哪一个中断被优先处理。具体来说，处理器会先检查所有处于高优先级状态的中断并处理它们，再依次检查低优先级状态的中断并处理它们。

需要注意的是，在某些微控制器或者CPU中，IPR寄存器可能不止一位，而是多个寄存器组成，以提供更细致的中断优先级控制。此外，不同的处理器架构可能存在差异，因此IPR的具体实现方式可能也会有所不同。

相关问题

那么freertos用的是哪个寄存器来配置中断优先级分组的

在FreeRTOS中，配置中断优先级分组是通过CMSIS提供的接口来完成的，而不是直接通过寄存器来配置。具体而言，它是通过设置NVIC的中断优先级分组寄存器来实现的。

在ARM Cortex-M处理器系列中，NVIC（Nested Vectored Interrupt Controller）是用于管理中断的模块。NVIC具有一个名为NVIC_IPR的寄存器，用于配置中断优先级分组。

配置中断优先级分组的代码通常位于FreeRTOS的启动文件（例如startup_stm32xx.s）中，具体的代码可能会因芯片型号和编译器而有所不同。以下是一段示例代码，用于将中断优先级分组设置为第五组：

#include <core_cm3.h>

int main(void)
{
    // ...

    // 设置中断优先级分组为第五组
    SCB->AIRCR = (SCB->AIRCR & ~SCB_AIRCR_PRIGROUP_Msk) | SCB_AIRCR_PRIGROUP5;

    // ...
}

这段代码使用了CMSIS提供的SCB（System Control Block）结构体，并通过设置AIRCR寄存器的PRIGROUP位来配置中断优先级分组。具体的PRIGROUP值根据需求进行设置，这里设置为5表示使用第五组中断优先级分组。

需要注意的是，具体的配置方式可能因芯片型号和使用的编译器而有所不同，以上只是一个示例。在实际开发中，应根据具体的芯片手册和FreeRTOS的文档进行配置。

说明ARM Cortex-M系列核心的中断优先级及其分组，和STM32F429的中断优先级及其分组各自组成，及相互比较的不同。

ARM Cortex-M系列核心的中断优先级分为NVIC_IPR0~NVIC_IPR7共8个寄存器，每个寄存器有4个中断优先级位，共支持32个中断优先级。其中，NVIC_IPR0寄存器的位7至位4是优先级0，位3至位0是优先级1，以此类推，优先级最高为0，优先级最低为255。同时，根据中断优先级分组的不同，中断优先级位数也有所不同。Cortex-M内核支持4种中断优先级分组方式，分别为：0位抢占优先级，4位响应优先级；1位抢占优先级，3位响应优先级；2位抢占优先级，2位响应优先级；3位抢占优先级，1位响应优先级。

而STM32F429的中断优先级及其分组方式则是基于Cortex-M系列核心实现的。STM32F429的中断优先级分为Preemption Priority和Subpriority两个部分，Preemption Priority用于确定中断的抢占优先级，Subpriority用于确定同一级别中断的响应优先级。STM32F429的中断优先级分组方式也是由NVIC_PriorityGroupConfig函数进行配置，支持4种分组方式，与Cortex-M系列核心相同。

相比较而言，STM32F429与Cortex-M系列核心的中断优先级及其分组方式基本相同，都支持4种中断优先级分组方式，区别仅在于具体的寄存器名称和位数。同时，STM32F429还在Cortex-M的基础上增加了Subpriority，提供更加灵活的中断优先级控制。