用Python统计Verilog代码行数，包括多次例化的模块。对于子模块，会递归地统计其代码行数，并将其加到父模块的行数中，include文件也需要统计

可以使用Python的os模块和正则表达式模块re来实现。具体步骤如下：

1. 遍历指定目录下的所有文件，找到以 .v 或 .sv 结尾的 Verilog 文件。

2. 读取 Verilog 文件内容，使用正则表达式匹配出代码行数。可以使用以下正则表达式：

import re

re_code = re.compile(r'^\s*(//.*)?$|^\s*module\s+\w+', re.MULTILINE)

其中，`^\s*(//.*)?$` 匹配单行注释，`^\s*module\s+\w+` 匹配模块定义语句。

3. 对于每个模块，如果其中包含子模块，则递归地统计子模块的代码行数，并将其加到父模块的行数中。

4. 统计 include 文件的代码行数，方法和统计 Verilog 文件的行数类似。

代码实现如下：

import os
import re

re_code = re.compile(r'^\s*(//.*)?$|^\s*module\s+\w+', re.MULTILINE)

def count_lines(filepath):
    """统计 Verilog 文件的代码行数"""
    with open(filepath, 'r') as f:
        content = f.read()
    lines = re_code.findall(content)
    return len(lines)

def count_module_lines(filepath):
    """统计 Verilog 模块的代码行数，包括多次例化的子模块"""
    lines = count_lines(filepath)
    with open(filepath, 'r') as f:
        content = f.read()
    # 匹配子模块
    re_module = re.compile(r'^\s*module\s+(\w+)', re.MULTILINE)
    submodules = re_module.findall(content)
    for submodule in submodules:
        submodule_path = os.path.join(os.path.dirname(filepath), submodule + '.v')
        if os.path.exists(submodule_path):
            # 递归地统计子模块的代码行数
            submodule_lines = count_module_lines(submodule_path)
            lines += submodule_lines
    return lines

def count_dir_lines(dirname):
    """统计目录下所有 Verilog 文件的代码行数"""
    filepaths = []
    for root, dirs, files in os.walk(dirname):
        for file in files:
            if file.endswith('.v') or file.endswith('.sv'):
                filepaths.append(os.path.join(root, file))
    lines = 0
    for filepath in filepaths:
        lines += count_module_lines(filepath)
    return lines

if __name__ == '__main__':
    dirname = 'verilog_dir'
    lines = count_dir_lines(dirname)
    print('Verilog 代码行数：', lines)

其中，`count_dir_lines()` 函数用于统计目录下所有 Verilog 文件的代码行数。可以将 `dirname` 参数改为指定的目录路径。