请编写 Verilog 代码，要求当拨动开关时，对应的 LED 灯便会亮起/关闭。开关与 LED 灯的对应关系如下表所示：

在Verilog HDL中，我们可以使用`case`结构来模拟这种行为，假设我们有4个开关（SW0-SW3）对应4个LED灯（LED0-LED3）。这是一个基本的例子：

module led_switch (
    input [3:0] sw,     // 4位输入代表4个开关
    output reg [3:0] led  // 4位输出代表4个LED灯
);

// Case statement to map switches to LEDs
always @(posedge clk) begin  // Assuming a clock input 'clk'
    case(sw)
        4'b0000: led = 4'b0000;  // SW0 off, LED0 off
        4'b0001: led = 4'b0001;  // SW0 on, LED0 on
        4'b0010: led = 4'b0010;  // SW1 off, LED1 off
        4'b0011: led = 4'b0011;  // SW1 on, LED1 on
        // Continue for SW2 and SW3
        default: led = 4'b0000;   // If no match, all LEDs off
    endcase
end

// Example of a clock signal (not shown here)
// wire clk;

endmodule

在这个模块中，我们有一个4位输入`sw`用于读取开关的状态，以及一个4位输出`led`来控制LED灯。每当`clk`上升沿到来时（即系统时钟），`always @(posedge clk)`块会被执行，根据`sw`的内容改变`led`的值。