用 8K×8 位的 ROM 芯片和 8K×4 位的 RAM 芯片组成存储器，按字节编址。ROM 地址为 0000～1FFFH，RAM 地址为 6000H～7FFFH，要求画出存储器组成结构图及与 CPU 的连接图。

在构建这种存储器系统时，我们需要将 ROM 和 RAM 合并在一起，并考虑到地址线和数据线的配置。假设我们有两块芯片：

1. 一块 8K×8 位的 ROM（Read Only Memory），它有 8K（即 2^11 = 2048）个存储单元，每个单元占用8位。它的地址空间从 0000H 到 1FFFH。

2. 另一块 8K×4 位的 RAM（Random Access Memory），也有 8K 个存储单元，但每个单元只有4位宽。其地址范围从 6000H 到 7FFFH。

由于 RAM 需要更多的地址线来访问完整的4位数据，而ROM 单元已经足够大可以一次性读取一个字节（8位），所以我们可以直接将 ROM 紧凑地放置在地址范围内0000H到3FFFH，而 RAM 从 6000H 开始，每四个连续地址对应一个完整的8位数据。

以下是存储器组成结构图的大致示意图：

   +----------------------------------------+
   |       8Kx8 ROM (0000H - 1FFFH)        |
   +---------------------+-----------------+
                              |                |
   +--+-------------+
|                   |  8Kx4 RAM   |             |
|                   | (6000H - 7FFFH)|             |
|                   +--+
   +-------------------------------------------------+
      | Address Bus (11 bits for ROM, 10 bits for RAM)|
      | Data Bus (8 bits for both)                      |
   +---+
   |     Connection to CPU: Address and Data Lines   |
   +-------------------------------------------------+

CPU 通过地址总线选择数据来源，如果地址在0000H到3FFFH范围内，会从 ROM 中获取数据；如果地址在6000H到7FFFH范围内，则从 RAM 中获取数据。数据线用于读取或写入数据到相应的存储器位置。