分别采用反馈清零法和反馈置数法,利用集成计数器 74LS161 设计一个十二进制计数器,画出逻辑电路图。
时间: 2023-06-26 08:06:42 浏览: 166
首先,我们需要明确一些基本概念:
集成计数器 74LS161 是一个 4 位二进制同步计数器,可以计数到 15,其引脚的功能如下:
- CP:时钟输入,当 CP 输入上升沿时计数器开始计数。
- MR:复位输入,当 MR 输入低电平时计数器清零。
- ENT:使能输入,当 ENT 输入低电平时计数器暂停计数。
- P0、P1、P2、P3:并行输入输出,可以通过这些引脚设置计数器的初始值,也可以读取当前计数器的值。
- TC:计数器溢出输出,当计数器值达到 15 时输出高电平。
反馈清零法和反馈置数法是常用的计数器设计方法,它们的区别在于计数器的输入数据是从何而来。其中:
- 反馈清零法:计数器的输出端口反馈到输入端口,实现自加操作。当计数器达到一定阈值时,通过逻辑门将计数器清零。
- 反馈置数法:计数器的输出端口反馈到输入端口,但同时利用逻辑门的控制信号将计数器的输入设置为一个特定值,实现自加操作。
本题中,我们需要设计一个十二进制计数器,因此需要使用两个 74LS161 计数器级联。其中,高位计数器的 CP 输入接下一个计数器的 TC 输出,实现高位进位。低位计数器的 CP 输入则通过逻辑门控制。
下面是反馈清零法的逻辑电路图:
![反馈清零法逻辑电路图](https://cdn.luogu.com.cn/upload/image_hosting/f6w5m1ly.png)
其中,D0~D3 分别为低位计数器的并行输入,D4~D7 分别为高位计数器的并行输入。
下面是反馈置数法的逻辑电路图:
![反馈置数法逻辑电路图](https://cdn.luogu.com.cn/upload/image_hosting/cw6xlfhj.png)
其中,D0~D3 分别为低位计数器的并行输入,D4~D7 分别为高位计数器的并行输入。P0~P3 为一个常量,其值为 0011(十进制 3)。