试采用6264（8K×8b）和全译码法为以8086为CPU的微机系统设计一个40K×8b的RAM。画出该存储器的接线原理图，并指出各片6264的地址范围。

由于6264芯片只有8K×8b的存储空间，因此需要采用4片6264芯片并联的方式来实现40K×8b的存储器。

为了实现全译码，需要使用74LS138译码器。由于8086 CPU的地址线有20根，因此需要使用3根地址线来控制译码器，使其译出8片6264芯片中的一片。

以下是接线原理图：


在这个接线原理图中，A0~A12是CPU的地址线，A13~A15是74LS138译码器的地址线，A16~A19是直接连接到4片6264芯片的地址线。OE是输出使能控制线，用于控制输出数据到CPU。CE是片选控制线，用于控制选中哪一片6264芯片。

每个6264芯片的地址范围是2^13 = 8192，因此4片6264芯片的地址范围是4 × 8192 = 32768。由于需要实现40K×8b的存储器，因此需要使用8片6264芯片，其中4片并联实现32K×8b，另外4片并联实现另外8K×8b。

相关问题

简述线性选择法和全译码法的区别

线性选择法和全译码法都是解决多路选择问题的算法，但它们的实现方式不同：

1. 线性选择法：顾名思义，线性选择法是通过线性扫描一个数组，找到第k小的元素。具体实现方式是，将数组分成若干个大小相等的子数组，然后选定一个元素作为枢轴，比它小的元素放在它的左边，比它大的元素放在它的右边。如果枢轴的下标等于k-1，那么它就是第k小的元素；如果枢轴的下标大于k-1，那么第k小的元素在左边数组中；否则在右边数组中。如此递归下去，直到找到第k小的元素。

2. 全译码法：全译码法是通过构造一棵二叉树，来实现多路选择的。具体实现方式是，将选择的元素按照二进制编码，构造一棵二叉树，每个叶子节点就是一个元素。从根节点开始，根据选择元素的二进制编码，依次选择左右子树，直到找到目标元素。全译码法的优点是可以用于不仅仅是选择问题，而且可以处理更加复杂的问题，比如带权选择、最短路径等问题。

总的来说，线性选择法在处理简单选择问题时比较高效，但无法处理复杂问题；全译码法则可以处理更加复杂的问题，但实现起来相对复杂。

现有Intel6264(8K×8)静态RAM存储器芯片若干，要求设计一个64K×8的存储 器系统，其地址总线为16位(Ao~A15),地址范围为0000~FFFFH

64K×8的存储器系统需要使用8片Intel6264(8K×8)静态RAM存储器芯片。为了实现地址总线为16位，需要使用高低字节选择信号。具体设计方法如下：

1. 使用3片74LS138译码器，将16位地址总线分为高8位和低8位。其中，低8位地址经过译码器直接连接到8片静态RAM的地址引脚A0~A7上。高8位地址通过译码器进行分配，其中2片译码器用于对高8位地址的前三位进行译码，另一片译码器用于对高8位地址的第四位进行译码。

2. 连接高低字节选择信号。使用1片74LS139译码器，将高低字节选择信号和低8位地址共同作为输入，对8片静态RAM进行片选控制。其中，高低字节选择信号作为74LS139译码器的使能端口，低8位地址作为74LS139译码器的地址输入端口。

3. 对于每片静态RAM，连接读写控制信号WE、OE和数据引脚D0~D7即可。

这样设计的存储器系统，可以实现对64K字节的数据进行存储和读取，地址范围为0000~FFFFH。