74ls74引脚图及功能表

74LS74是一种双D触发器芯片，其引脚图如下所示：

         +-----+--+-----+
  D1 --1-|CLR  Q1|  |VCC  |
  D2 --2-|D    Q2|--3--|D  |
  CP --3-|CP       |  |Q  |
GND --4-|GND      Q\|--5--|Q\ |
  Q2 --5-|Q        |  |CP |
  Q1 --6-|Q\      CP|--4--|CLR|
         +----------+-----+

它的功能表如下：

| CP | D | CLR | Q | Q\ |
| --- | --- | --- | --- | --- |
| 0 | X | 1 | Q | Q\ |
| 0 | X | 0 | 0 | 1 |
| 0 | X | 0 | 1 | 0 |
| 1 | 0 | X | Q | Q\ |
| 1 | 1 | X | Q\ | Q |

其中，X表示任意值，Q\表示Q的反相输出。CP为时钟输入，D为数据输入，CLR为清除（异步复位）输入，Q和Q\为数据输出。在CP为高电平的时候，D的数据被存储在内部，当CP变为低电平时，存储的数据被锁存并输出到Q和Q\。CLR为低电平时，Q和Q\被强制为0，CLR为高电平时，双D触发器重新进入等待状态。