VLSI测试方法与内建自测试结构解析

"内建自测试结构在VLSI设计中的重要性，以及其在模式识别课程中的应用" 内建自测试（Built-In Self Test, BIST）是集成电路（Integrated Circuit, IC）设计中的一种关键技术，特别是在超大规模集成电路（Very Large Scale Integration, VLSI）领域。它允许在芯片内部进行自我检测，以验证其功能是否正常，而无需外部测试设备。BIST通常结合了伪随机测试图形生成和响应压缩机制，以提高测试效率和故障覆盖率。 9.4.1 内建自测试结构 内建自测试结构主要由以下几个组成部分构成： 1. 被测电路（CUT）：这是要测试的IC本身。 2. 伪随机数发生器（LFSR，Linear Feedback Shift Register）：生成测试图案，用于刺激被测电路。 3. 响应压缩器（MISR，Multiple Input Signature Register）：对电路的输出响应进行压缩，形成简化的特征符号。 4. 参考符号存储器（ROM）：存储预期的特征符号，用于与MISR的输出进行比较。 5. 控制电路：切换电路在正常操作和测试模式之间。 当电路处于测试模式时，LFSR产生的测试图案被应用于CUT，CUT的输出被MISR接收并压缩。MISR的输出（特征符号）与ROM中的预定义参考特征进行比较，以判断电路是否正常工作。BIST的效率取决于LFSR和MISR的长度，以及LFSR的结构。对于组合逻辑电路，BIST通常能实现较高的故障覆盖率。 9.4.2 自动测试 自动测试方法进一步将电路划分为可独立测试的子电路。这可以通过添加多路复用器或路径敏化来实现。在自动内建自测试中，LFSR和MISR仍然用于测试生成和响应压缩。这种方法允许对每个子电路单独进行测试，减少了对外部测试设备的依赖。 VLSI测试方法学和可测性设计 这本书深入探讨了VLSI测试的各个方面，包括基本概念、理论、数字电路的描述和模拟方法，以及组合电路和时序电路的测试生成技术。此外，书中还涵盖了IDDQ测试、随机和伪随机测试原理，以及各种数据压缩结构。特别是，内建自测试（BIST）原理和专用可测性设计方法是重点内容，这些对于理解如何在现代集成电路设计中实现有效的自我测试至关重要。 该书不仅适用于集成电路设计、制造、测试和应用领域的专业人士，也是高等院校高年级学生和研究生学习VLSI测试和可测性设计的理想教材。通过阅读，读者可以掌握电路设计、模拟、测试和分析的基础知识，以及如何在不同层面（电路级、芯片级和系统级）之间建立有效的沟通桥梁。