使用verilog设计一个可记录60秒时长的秒表，具有两个控制按键k0和k1，基本功能如下:(1)按下k0，计时开始;再次按下k0， 计时暂停;再次按下k0, 计时继续。 (2)计时开始后，按下k1,显示暂停，即显示的数字冻结，内部仍在计时;再次按下k1，显示更新为新的计时时间，仍然冻结，内部仍继续计时。 (3)计时暂停时，按下k1，计时复位清零。 (4)冻结显示时，按下ko,恢复正常显示。

以下是使用Verilog语言设计可记录60秒时长的秒表的代码，实现了题目中所要求的基本功能：

module stopwatch(
    input clk,  // 时钟输入
    input rst,  // 复位信号
    input k0,   // 按键K0
    input k1,   // 按键K1
    output reg [5:0] sec_disp // 秒表数码管显示
);

reg [5:0] sec_reg;  // 秒表计时器
reg [1:0] state;    // 秒表状态
parameter IDLE = 2'b00;  // 待机状态
parameter RUNNING = 2'b01;   // 运行状态
parameter PAUSED = 2'b10;    // 暂停状态
parameter FROZEN = 2'b11;    // 冻结状态

always @(posedge clk or posedge rst) begin
    if(rst) begin   // 复位
        sec_reg <= 6'b0;
        state <= IDLE;
    end else begin
        case(state)
            IDLE: begin // 待机
                if(k0) begin // 按下K0，进入运行状态
                    sec_reg <= 6'b0;
                    state <= RUNNING;
                end
            end
            RUNNING: begin  // 运行
                if(k0) begin // 按下K0，进入暂停状态
                    state <= PAUSED;    // 进入暂停状态
                end else begin
                    sec_reg <= sec_reg + 1; // 秒表加1
                    if(sec_reg == 6'd59) begin // 超过60秒，进入冻结状态
                        state <= FROZEN;
                    end
                end
            end
            PAUSED: begin   // 暂停
                if(k0) begin // 再次按下K0，进入运行状态
                    state <= RUNNING;   // 进入运行状态
                end else if(k1) begin
                    sec_reg <= 6'b0; // 按下K1，清零秒表
                    state <= IDLE;  // 进入待机状态
                end
            end
            FROZEN: begin   // 冻结
                if(k0) begin // 按下K0，恢复正常显示
                    state <= RUNNING;   // 进入运行状态
                end else if(k1) begin
                    sec_reg <= 6'b0; // 按下K1，清零秒表
                    state <= IDLE;  // 进入待机状态
                end
            end
        endcase
    end
end

// 数码管显示模块
always @(posedge clk) begin
    case(state)
        IDLE, RUNNING: begin // 待机和运行状态显示秒表
            sec_disp <= sec_reg;
        end
        PAUSED, FROZEN: begin   // 暂停和冻结状态冻结显示
            sec_disp <= sec_reg;
        end
    endcase
end

endmodule

上述代码中，采用状态机的方式实现秒表的各种状态转换，包括待机状态、运行状态、暂停状态和冻结状态。在每个状态下，根据输入信号K0和K1的不同，控制状态的切换和计时器的计时、清零、冻结等操作。同时，采用数码管显示模块实现秒表的数字显示。

需要注意的是，上述代码只是秒表的核心逻辑，还需要根据具体的硬件平台和外设接口来进行适当的修改和扩展。