用VERILOG写的一个流水灯代码

以下是一个基本的Verilog代码，实现一个4位流水灯：

module led_shift(
  input clk,
  input rst,
  output reg [3:0] led
);

reg [25:0] count; // 计数器

always @(posedge clk or posedge rst)
begin
  if (rst == 1'b1) begin
    count <= 0;
    led <= 4'b0001;
  end
  else begin
    count <= count + 1;
    if (count == 26'd500000) begin // 延时
      count <= 0;
      led <= {led[2:0], led[3]};
    end
  end
end

endmodule

这个代码通过一个时钟信号 `clk` 和一个复位信号 `rst` 控制4个LED灯的输出。具体实现是通过一个计数器 `count` 来控制延时，并且让灯的输出循环向左移动。当复位信号为高电平时，计数器和灯的输出都被重置。