写一个testbench

好的，下面是一个简单的testbench代码示例：

module pwm_tb;
    //---Inputs---
    reg clk;
    reg clr;
    reg [2:0] duty;
    
    //---Outputs---
    wire pw;
    
    //---Instantiate the Unit Under Test (UUT)---
    pwm2 uut (
        .clk(clk),
        .clr(clr),
        .duty(duty),
        .pw(pw)
    );
    
    initial begin
        //---Initialize Inputs---
        clr = 1;
        duty = 0;
        
        //---Toggle clock---
        forever #5 clk = ~clk;
    end
    
    always #500 $finish;
    
endmodule

该testbench代码中实例化了一个pwm2模块，并对其输入信号进行初始化，然后使用forever循环来控制时钟信号clk的变化。在每个时钟周期结束后，使用$finish命令结束仿真。您可以根据实际需求对其进行修改和调整。