STM32单片机中断机制剖析：嵌套中断、优先级配置，掌控实时响应

# 1. STM32中断机制概述**

STM32单片机中断机制是一种处理外部事件或内部错误的机制，允许CPU暂停当前执行的任务，转而处理更紧急的事件。中断机制由硬件和软件组成，提供了快速响应外部事件的能力。

STM32单片机具有多级中断系统，每个中断源都有一个唯一的优先级。中断优先级决定了中断响应的顺序，高优先级中断会优先处理。中断机制还支持嵌套中断，允许在处理一个中断时发生另一个中断。

# 2. 中断优先级配置

### 2.1 中断优先级等级

STM32单片机的中断优先级分为4个等级，分别为：

| 优先级等级 | 优先级范围 |
|---|---|
| 0 | 0-31 |
| 1 | 32-63 |
| 2 | 64-95 |
| 3 | 96-255 |

优先级等级越高，中断的响应优先级越高。

### 2.2 中断优先级设置

中断优先级可以通过NVIC（嵌套向量中断控制器）的寄存器进行设置。NVIC寄存器中包含了中断优先级寄存器（IPR）和中断子优先级寄存器（ISPR）。

**中断优先级寄存器（IPR）**

IPR寄存器用于设置中断的优先级等级。每个中断源对应一个IPR寄存器，其地址为`NVIC_IPR0`到`NVIC_IPR7`。IPR寄存器的格式如下：

typedef struct {
  uint32_t IPR0 : 8;
  uint32_t IPR1 : 8;
  uint32_t IPR2 : 8;
  uint32_t IPR3 : 8;
} NVIC_IPR_TypeDef;

其中，`IPR0`到`IPR3`分别对应中断优先级等级0到3。

**中断子优先级寄存器（ISPR）**

ISPR寄存器用于设置中断的子优先级。每个中断优先级等级内可以再细分为8个子优先级，子优先级值越大，优先级越高。ISPR寄存器的地址为`NVIC_ISPR0`到`NVIC_ISPR7`。ISPR寄存器的格式如下：

typedef struct {
  uint32_t ISPR0 : 8;
  uint32_t ISPR1 : 8;
  uint32_t ISPR2 : 8;
  uint32_t ISPR3 : 8;
} NVIC_ISPR_TypeDef;

其中，`ISPR0`到`ISPR3`分别对应中断优先级等级0到3的子优先级。

### 2.3 中断优先级冲突处理

当多个中断源同时发生时，优先级高的中断源将被优先响应。如果多个中断源具有相同的优先级，则按照子优先级进行响应。如果子优先级也相同，则按照中断源的编号进行响应。

**代码示例：**

// 设置中断优先级等级
NVIC_SetPriority(NVIC_IRQChannel_TIM2, 1); // 将TIM2中断的优先级等级设置为1

// 设置中断子优先级
NVIC_SetSubPriority(NVIC_IRQChannel_TIM2, 2); // 将TIM2中断的子优先级设置为2

**代码逻辑分析：**

* `NVIC_SetPriority()`函数用于设置中断的优先级等级。该函数的第一个参数为中断源的编号，第二个参数为中断的优先级等级。
* `NVIC_SetSubPriority()`函数用于设置中断的子优先级。该函数的第一个参数为中断源的编号，第二个参数为中断的子优先级。

# 3. 嵌套中断机制

### 3.1 嵌套中断的概念

嵌套中断是指在当前中断服务函数执行期间，又发生了更高优