写一个简单的流水灯Verilog代码

在Verilog语言中，编写一个简单的流水灯电路可以用来模拟LED灯逐个点亮和熄灭的过程。这里是一个基本的例子，假设我们有8个LED灯，通过一位二进制计数器来控制：

module simple_strobe_lamp(
    input wire clk,        // 时钟信号
    input wire reset,       // 重置信号
    output reg [7:0] led   // 输出LED状态
);

reg [7:0] counter;       // 用于计数的8位寄存器

// 初始化条件
always @(posedge reset) begin
    counter <= 0;
end

// LED驱动逻辑
always @(posedge clk or posedge reset) begin
    if (!reset) begin
        counter <= counter + 1;      // 当重置无效时，计数器加一
    end else begin
        counter <= 0;                 // 如果收到重置，则归零
    end
    
    // 显示当前LED状态
    led <= {counter[6:0], 1'b0};   // 把最低有效位移出作为高电平
end

endmodule

这个代码中，`clk`是时钟输入，当它上升沿触发时，计数器会递增；`reset`是复位输入，用来清零计数器。LED的状态由`led`输出端表示，每当计数器增加，下一个LED灯就会点亮。