从100MHz时钟，得到100Hz、10Hz、4Hz、2Hz的流水灯频率，时钟可选择分频的代码该怎么写

要实现从100MHz时钟得到不同频率的流水灯（LED灯阵列），你需要用到计数器和分频器。这里提供一个基本的Verilog或SystemVerilog代码示例：

module clock_divider #(
    parameter F_BASE = 100e6,      // 100MHz原始时钟频率
    parameter F_OUT_100HZ = 1e5,   // 输出100Hz
    parameter F_OUT_10HZ = 1e4,    // 输出10Hz
    parameter F_OUT_4HZ = 2500,    // 输出4Hz
    parameter F_OUT_2HZ = 1250     // 输出2Hz
) (
    input wire clk_i,            // 输入时钟
    output reg [7:0] led_outs  // 输出流水灯频率
);

reg [7:0] counter;           // 计数器，用于生成分频后的周期

always @(posedge clk_i) begin
    if (counter == F_BASE/F_OUT_100HZ - 1) begin
        led_outs[0] = ~led_outs[0]; // 更新第一个LED状态
        counter <= 0;
    } else begin
        counter <= counter + 1;
    end
end

// 通过比较counter和每个目标频率的比例来设置其他LED的频率
// 注意，这只是一个简化版示例，实际应用中需要更复杂的控制逻辑
genvar i;
generate for (i = 1; i < 4; i++) begin : gen_loop
    if (F_BASE/F_OUT_{i+1} > counter) begin
        led_outs[i] = ~led_outs[i];
    end
endcase
endgenerate

endmodule

这个模块定义了一个计数器，当计数器溢出时，就更新流水灯的状态。然后根据给定的目标频率比例检查当前的计数值，逐个触发LED的变化。