verilog数字时钟设计代码1、用6个数码管显示当前时间的时、分、秒（时采用24小时制） 2、能够通过按键调整时钟的时、分。

以下是一个基本的Verilog数字时钟设计代码，使用6个数码管显示当前时间的时、分、秒，并且能够通过按键调整时钟的时、分。

module digital_clock(
    input clk,           // 50MHz时钟
    input rst,           // 复位信号
    input [1:0] btn,     // 按键输入，00-无操作，01-调整小时，10-调整分钟
    output reg [5:0] seg // 数码管输出
);

reg [3:0] hr_reg;       // 小时寄存器
reg [5:0] min_reg;      // 分钟寄存器
reg [5:0] sec_reg;      // 秒寄存器
reg [1:0] btn_reg;      // 按键寄存器
reg [1:0] btn_cnt;      // 按键计数器
reg [1:0] btn_state;    // 按键状态
reg [23:0] cnt;         // 计数器

// 每秒增加1，计数器达到50000000时秒寄存器加1
always @ (posedge clk or posedge rst) begin
    if (rst) begin
        cnt <= 0;
        sec_reg <= 0;
    end
    else begin
        if (cnt == 50000000) begin
            cnt <= 0;
            sec_reg <= sec_reg + 1;
        end
        else begin
            cnt <= cnt + 1;
        end
    end
end

// 秒寄存器达到60时，分钟寄存器加1
always @ (posedge clk or posedge rst) begin
    if (rst) begin
        min_reg <= 0;
    end
    else begin
        if (sec_reg == 60) begin
            sec_reg <= 0;
            min_reg <= min_reg + 1;
        end
    end
end

// 分钟寄存器达到60时，小时寄存器加1
always @ (posedge clk or posedge rst) begin
    if (rst) begin
        hr_reg <= 0;
    end
    else begin
        if (min_reg == 60) begin
            min_reg <= 0;
            hr_reg <= hr_reg + 1;
        end
    end
end

// 小时寄存器达到24时，小时寄存器清零
always @ (posedge clk or posedge rst) begin
    if (rst) begin
        hr_reg <= 0;
    end
    else begin
        if (hr_reg == 24) begin
            hr_reg <= 0;
        end
    end
end

// 数码管输出
always @ (hr_reg or min_reg or sec_reg or btn_reg or btn_cnt or btn_state) begin
    case (btn_reg)
        2'b00: seg = {7'b0000000};
        2'b01: seg = {2'b0001, hr_reg[3:0], hr_reg[3:0], hr_reg[3:0], hr_reg[3:0]};
        2'b10: seg = {2'b0010, min_reg[5:4], min_reg[3:0], min_reg[3:0], min_reg[3:0]};
        default: seg = {7'b1111111};
    endcase
end

// 按键控制
always @ (posedge clk or posedge rst) begin
    if (rst) begin
        btn_reg <= 2'b00;
        btn_cnt <= 2'b00;
        btn_state <= 2'b00;
    end
    else begin
        case (btn_state)
            2'b00: begin
                if (btn == 2'b01) begin
                    btn_cnt <= btn_cnt + 1;
                    if (btn_cnt == 500000) begin
                        btn_cnt <= 0;
                        btn_state <= 2'b01;
                    end
                end
                else if (btn == 2'b10) begin
                    btn_cnt <= btn_cnt + 1;
                    if (btn_cnt == 500000) begin
                        btn_cnt <= 0;
                        btn_state <= 2'b10;
                    end
                end
                else begin
                    btn_cnt <= 0;
                end
            end
            2'b01: begin
                if (btn == 2'b00) begin
                    btn_state <= 2'b00;
                    btn_reg <= 2'b01;
                end
            end
            2'b10: begin
                if (btn == 2'b00) begin
                    btn_state <= 2'b00;
                    btn_reg <= 2'b10;
                end
            end
        endcase
    end
end

endmodule

代码中使用了一个50MHz的时钟，每秒增加1，计数器达到50000000时秒寄存器加1。秒寄存器达到60时，分钟寄存器加1，分钟寄存器达到60时，小时寄存器加1。小时寄存器达到24时，小时寄存器清零。

按键控制部分使用了一个按键计数器，每按下一次按键计数器清零，按键状态为01或10时表示正在调整小时或分钟。按键状态为00时，不做任何操作。

数码管输出部分根据按键状态输出不同的值，如果按键状态为00，则输出空白。如果按键状态为01，则输出小时数。如果按键状态为10，则输出分钟数。

需要注意的是，这个代码只是一个基本的数字时钟设计，可能需要根据具体的使用场景做一些调整。