uart接收一个24位的数据，分成三个8位的数据，并依次在电脑上显示，Verilog

以下是一个简单的Verilog代码示例，用于将UART接收到的24位数据分成三个8位数据，并依次在电脑上显示：

module uart_receive_display(
    input clk,
    input rstn,
    input uart_rx,
    output reg [7:0] data_out1,
    output reg [7:0] data_out2,
    output reg [7:0] data_out3,
    output reg [7:0] uart_tx
);

reg [23:0] uart_data;
reg [2:0] data_count;

always @(posedge clk or negedge rstn) begin
    if (!rstn) begin
        uart_data <= 0;
        data_count <= 0;
        data_out1 <= 0;
        data_out2 <= 0;
        data_out3 <= 0;
        uart_tx <= 0;
    end
    else begin
        if (uart_rx == 1'b0) begin // UART接收到起始位
            uart_data <= {uart_data[22:0], 1'b0}; // 将24位数据左移，将接收到的起始位存入最低位
        end
        else if (uart_rx == 1'b1) begin // UART接收到停止位
            if (data_count == 0) begin // 第一个8位数据
                data_out1 <= uart_data[7:0];
            end
            else if (data_count == 1) begin // 第二个8位数据
                data_out2 <= uart_data[15:8];
            end
            else if (data_count == 2) begin // 第三个8位数据
                data_out3 <= uart_data[23:16];
            end
            
            uart_data <= 0; // 清空接收到的24位数据
            data_count <= data_count + 1; // 统计已经接收到的数据个数
        end
        
        if (data_count == 3) begin // 已经接收到3个8位数据，将数据以ASCII码形式发送到电脑上显示
            uart_tx <= data_out1;
            data_out1 <= 0;
            data_count <= 0;
        end
    end
end

endmodule

在这个模块中，我们使用了一个`uart_data`寄存器来保存UART接收到的24位数据，使用一个`data_count`寄存器来统计已经接收到的数据个数。当UART接收到起始位时，我们将24位数据左移一位，并将接收到的起始位存入最低位。当UART接收到停止位时，我们将24位数据分成三个8位数据，并将它们分别存入`data_out1`、`data_out2`和`data_out3`寄存器中。当接收到3个8位数据后，我们将它们依次以ASCII码形式发送到电脑上显示，并将`data_count`寄存器清零，以便接收下一组数据。